우리는 앞에서 포화영역에서는 VDS를 증가시켜도 iD는 일정하게 유지한다는 것을 알아보았습니다. 하지만 실제로 그렇지 않습니다. VDS가 증가하면 채널의 길이에 변화가 생깁니다. 위의 그림과 같이 VDS가 증가함에 따라 L의 길이는 감소하게 됩니다. 우리는 포화 영역에서 위의 식과 같이 전류 iD는 채널 길이 L에 반비례 한다는 것을 알고 있습니다. 즉 VDS가 Vov 이상으로 증가하게 되면 채널 길이 L은 감소하므로 최종적으로 iD는 증가하게 되는 것입니다. 이를 CLME(Channel Length Modulation Effect)라고 합니다. CLME는 아래와 같은 관계를 가지게 되고 이에 따라 Drain 전류는 아래 식으로 표현할 수 있습니다. 이때 전류는 VDS의 증가에 따라 선형적으로 증가하므로..
지금까지 정리한 MOSFET은 NMOS 일 때의 이론이었습니다. 이번엔 NMOS와 PMOS를 비교하여 그 차이를 알아 보겠습니다. 위 그림을 보다시피 PMOS는 n 타입 기판 위에 p타입의 Drain과 Source 핀을 형성합니다. 이를 통해 PMOS는 NMOS와 반대로 동작을 할 것이라는 것을 쉽게 예상할 수 있습니다. 아래 표를 통해 쉽게 이를 이해 할 수 있습니다.
작은 VDS 전압을 인가할 때 VGS > Vt 일 때 채널의 전자들은 Drain으로 향하게 되고 전류(iD)는 전자의 흐름의 반대로 흐르게 됩니다. 이 때 전자의 속도는 이와 같습니다. 이때 iD의 식은 이렇게 표현할 수 있습니다. 여기서 CoxUn 은 공정 트랜스컨덕턴스 파라미터 입니다. 이 공정 트랜스컨덕턴스 파라미터와 W/L의 곱은 MOSFET 트랜스컨덕턴스 파라미터로 표기됩니다. 위 그래프를 보면 iD는 VGS에 의해 제어되는 선형 저항처럼 동작을 합니다. 이 떄의 저항을 rDS로 표기하고 식은 아래와 같습니다. rDS는 VGS Vt를 기히고 VDS를 인가 했을 때 채널을 따라서 각 지점 사이의 전압이 달라집니다. Soure -> Drain을 따라 갔을 때 0V --> VDS로 증가합니다. 그러므..
위 사진은 증가형 NMOS 트렌지스터의 물리적 구조 사진입니다. MOS 앞 글자에 N 또는 P 가 들어가게 되는데 이는 Drain과 Source 단자가 n영역 기판으로 구성되어 있음을 의미합니다. 이 Drain과 Source는 Body라는 기판 위에 형성되는데 이 때 Body는 반대로 p영역 기판으로 구성됩니다. Drain과 Source의 위쪽에는 이산화 실리콘층이 성장되어 있고 이 층은 Drain과 Source 영역 사이를 일부 덮고 있습니다. 이 부분을 Gate 단자라고 합니다. Gate 전압이 0V 일 때 Gate의 전압이 0V 일 때는 Drain과 Source 사이에 애노드 단자를 맞댄 다이오드가 생깁니다. 위 사진을 보시면 이해가 되실 겁니다. 따라서 VDS(Drain과 Source 사이의 전압..
