직렬과 병렬의 개념이 부족하다면 아래 링크 참고!! https://tech-factory.tistory.com/entry/%ED%9A%8C%EB%A1%9C%EC%9D%B4%EB%A1%A0-%EC%A7%81%EB%A0%AC%EA%B3%BC-%EB%B3%91%EB%A0%AC [회로이론] 전자회로 직렬과 병렬 구분하는 방법 오늘은 회로이론을 볼 때 가장 필요한 직렬과 병렬에 대해서 하고자 합니다. 지금까지 다른 분들에게 회로이론을 알려드릴 때 회로의 직렬과 병렬 구분하는 부분에서 실수를 하여 엉뚱한 답이 tech-factory.tistory.com KCL 이번엔 KCL에 대해서 정리해보겠습니다. 지난 KVL에 대해 정리할 때 얘기한대로 회로 해석을 할 때 이것 하나는 꼭 기억하시는 것이 좋습니다. 직렬은 전류..
우리는 앞에서 포화영역에서는 VDS를 증가시켜도 iD는 일정하게 유지한다는 것을 알아보았습니다. 하지만 실제로 그렇지 않습니다. VDS가 증가하면 채널의 길이에 변화가 생깁니다. 위의 그림과 같이 VDS가 증가함에 따라 L의 길이는 감소하게 됩니다. 우리는 포화 영역에서 위의 식과 같이 전류 iD는 채널 길이 L에 반비례 한다는 것을 알고 있습니다. 즉 VDS가 Vov 이상으로 증가하게 되면 채널 길이 L은 감소하므로 최종적으로 iD는 증가하게 되는 것입니다. 이를 CLME(Channel Length Modulation Effect)라고 합니다. CLME는 아래와 같은 관계를 가지게 되고 이에 따라 Drain 전류는 아래 식으로 표현할 수 있습니다. 이때 전류는 VDS의 증가에 따라 선형적으로 증가하므로..
지금까지 정리한 MOSFET은 NMOS 일 때의 이론이었습니다. 이번엔 NMOS와 PMOS를 비교하여 그 차이를 알아 보겠습니다. 위 그림을 보다시피 PMOS는 n 타입 기판 위에 p타입의 Drain과 Source 핀을 형성합니다. 이를 통해 PMOS는 NMOS와 반대로 동작을 할 것이라는 것을 쉽게 예상할 수 있습니다. 아래 표를 통해 쉽게 이를 이해 할 수 있습니다.
작은 VDS 전압을 인가할 때 VGS > Vt 일 때 채널의 전자들은 Drain으로 향하게 되고 전류(iD)는 전자의 흐름의 반대로 흐르게 됩니다. 이 때 전자의 속도는 이와 같습니다. 이때 iD의 식은 이렇게 표현할 수 있습니다. 여기서 CoxUn 은 공정 트랜스컨덕턴스 파라미터 입니다. 이 공정 트랜스컨덕턴스 파라미터와 W/L의 곱은 MOSFET 트랜스컨덕턴스 파라미터로 표기됩니다. 위 그래프를 보면 iD는 VGS에 의해 제어되는 선형 저항처럼 동작을 합니다. 이 떄의 저항을 rDS로 표기하고 식은 아래와 같습니다. rDS는 VGS Vt를 기히고 VDS를 인가 했을 때 채널을 따라서 각 지점 사이의 전압이 달라집니다. Soure -> Drain을 따라 갔을 때 0V --> VDS로 증가합니다. 그러므..
위 사진은 증가형 NMOS 트렌지스터의 물리적 구조 사진입니다. MOS 앞 글자에 N 또는 P 가 들어가게 되는데 이는 Drain과 Source 단자가 n영역 기판으로 구성되어 있음을 의미합니다. 이 Drain과 Source는 Body라는 기판 위에 형성되는데 이 때 Body는 반대로 p영역 기판으로 구성됩니다. Drain과 Source의 위쪽에는 이산화 실리콘층이 성장되어 있고 이 층은 Drain과 Source 영역 사이를 일부 덮고 있습니다. 이 부분을 Gate 단자라고 합니다. Gate 전압이 0V 일 때 Gate의 전압이 0V 일 때는 Drain과 Source 사이에 애노드 단자를 맞댄 다이오드가 생깁니다. 위 사진을 보시면 이해가 되실 겁니다. 따라서 VDS(Drain과 Source 사이의 전압..
이번엔 OPAMP 응용회로를 만들어보겠습니다. 반전증폭기와 비반전증폭기에 대한 이해가 부족하신 분은 아래 링크를 먼저 참고하시기 바랍니다. https://tech-factory.tistory.com/entry/%ED%9A%8C%EB%A1%9C%EC%9D%B4%EB%A1%A0-OPAMP%EC%97%B0%EC%82%B0%EC%A6%9D%ED%8F%AD%EA%B8%B0-%ED%95%B4%EC%84%9D [회로이론] OPAMP(연산증폭기) 해석 안녕하세요. 이번엔 연산증폭기 해석을 해보겠습니다. 저항만 하다가 OPAMP가 갑자기 튀어나오면 당황할 수 있는데요. 사실 회로이론에서는 OPAMP가 오히려 더 쉽습니다. 일단 OPAMP는 Nodal 해석을 tech-factory.tistory.com 문제에서 아래 수식..
안녕하세요. 이번엔 연산증폭기 해석을 해보겠습니다. 저항만 하다가 OPAMP가 갑자기 튀어나오면 당황할 수 있는데요. 사실 회로이론에서는 OPAMP가 오히려 더 쉽습니다. 일단 OPAMP는 Nodal 해석을 기본으로 하면 쉽게 해결 할 수 있습니다. 1. 반전증폭기 OPAMP하면 다들 아래 사진의 회로를 많이 보실겁니다. 우리는 이 OPAMP를 해석하기 위해 기본적으로 1가지 사실만 외우면 된다. OPAMP하면 Negative FeedBack, Positive FeedBack 등이 있지만, 그런건 다 전자회로적인 관점이고 회로이론의 관점에서는 Virtual Short(가상접지)만 아시면 됩니다. 위 회로에서는 OPAMP Input의 -단자와 +단자가 가상접지입니다. 이 외 모든 OPAMP회로에서도 -단자..
회로이론을 공부하면 초반에 KVL과 KCL을 만나게 된다. 처음엔 뭔가 이해가 될 듯 ~ 말 듯~ 할 것이다. 전압과 전류의 병렬, 직렬에 대한 특징을 이해하면 금방 할 수 있다. 직렬과 병렬의 개념이 부족하다면 아래 링크 참고!! https://tech-factory.tistory.com/entry/%ED%9A%8C%EB%A1%9C%EC%9D%B4%EB%A1%A0-%EC%A7%81%EB%A0%AC%EA%B3%BC-%EB%B3%91%EB%A0%AC [회로이론] 전자회로 직렬과 병렬 구분하는 방법 오늘은 회로이론을 볼 때 가장 필요한 직렬과 병렬에 대해서 하고자 합니다. 지금까지 다른 분들에게 회로이론을 알려드릴 때 회로의 직렬과 병렬 구분하는 부분에서 실수를 하여 엉뚱한 답이 tech-factory.ti..
자 이제 난잡한 회로의 저항을 구해보자. 회로의 병렬과 직렬일 때 저항값을 구하는 것을 먼저 익히고 오는 것을 추천합니다. 회로에 익숙하지 않은 분들은 일단 난감하다. 심히 난해하다. 그래도 당황하지 말고 차근차근 접근해보자. 일단 저항을 구하기 위해서는 화살표 부분부터 보면 알 수 없다. 회로에 익숙하지 않다면 쪼개서 보면된다. 가장 반대쪽 R9와 R11을 보면 양쪽이 연결된 걸 볼 수 있다. 병렬이다. 즉 R9 // R11 = 10옴이 된다. 자 R9와 R11을 해치워서 R12를 만들었다. 그럼 R8, R12, R10이 보일 것이다. 딱 보고 느낄 수 있을 것이다. 직렬이다. R8 + R12 + R10 = 50옴 인 것을 알 수 있다. 자 저항 R8, R9, R10, R11을 해치우고 가장 오른쪽을 ..
오늘은 회로이론을 볼 때 가장 필요한 직렬과 병렬에 대해서 하고자 합니다. 지금까지 다른 분들에게 회로이론을 알려드릴 때 회로의 직렬과 병렬 구분하는 부분에서 실수를 하여 엉뚱한 답이 많이 나온 것을 많이 봤습니다. 당연한 현상입니다. 회로에 익숙하지 않으면 충분히 있을 수 있어서 초반에 개념을 확실히 짚고 넘어가야 응용할 수 있습니다. 1. 직렬 아래 회로를 보면 저항들은 직렬로 배치되어 있다. 일반적인 회로이론에서 다루는 저항은 부품의 다리가 2개가 있다. 부품의 다리 양쪽을 각각 1번, 2번이라고 치면(이건 임의로 정하는 겁니다.) 지금의 회로는 R1의 2번과 R2의 1번이 연결되어있다. 각각의 다리를 보면 (R1의 2번 - R2의 1번), (R2의 2번 - R3의 1번) 으로 연결된다. R1과 R..
이번엔 Capacitor의 DC, AC 특성을 알아보겠다. Capacitor의 전압, 전류 관계식 식만보고 알아보자면 첫번째 식. Capacitor에 흐르는 전류은 걸리는 전압의 미분과 곱한 값이다. 두번째 식. Capacitor에 걸리는 전압은 흐르는 전류에 비해 위상이 90도 뒤진다.(허수 j로 인해) 그렇다면 이제 시뮬레이션을 통해 알아보겠다. DC해석 DC 5V를 입력했다. 그 결과 전류는 0A가 나온다. Inductor일 때와 마찬가지로 이번엔 전압이 5V 상수이므로 미분하면 0 따라서 0 x 5 x 10^-6 = 0 A이다. AC해석 DC 전압 5sin(62.8t)V를 입력하였다. 전류미터의 전류와 전압미터의 전압을 비교하니 전류가 90도 앞선 값이 나온다. 수식 또한 같은 값이 나온다. 이번..
이번엔 Inductor의 DC, AC 특성을 알아보겠다. 지금 포스팅하는 내용은 회로이론의 RLC 부분을 접근하기 전에 간단하게 알아보는 부분이다. 실제 회로 해석에는 강제응답과 자연상태응답을 알아야하지만 간단하게 RLC의 특성만 알아보겠다. Inductor의 전압, 전류 관계식 위 식은 흔히들 알고있는 식이다. 식만보고 알아보자면 첫번째 식. Inductor에 걸리는 전압은 흐르는 전류의 미분과 곱한 값이다. 두번째 식. Inductor에 걸리는 전압은 흐르는 전류에 비해 90도 위상이 앞선다.(허수 j로 인해) 그렇다면 이제 시뮬레이션을 통해 알아보겠다. DC해석 TINA-TI에서는 인덕터만의 회로에 전압원을 쓰면 오류가 생긴다. 그래서 DC 5A를 입력했다. 그러자 전압은 0V가 나온다. 5A는 상..
저항의 전류, 전압 관계식 위 식은 우리가 흔히 아는 옴의 법칙인데, 차이점은 시간에 따른 전류와 전압을 구하는 식이다. 식을 보면 알겠지만 저항은 시간에 따라 일정한 수식을 가진다. 다음엔 시뮬레이션을 통해 직관적으로 확인해보겠다. DC해석 DC 5V를 5옴의 저항에 입력하니 전류가 1A가 흘렀다. 수식과 동일한 결과이다. AC해석 이번에는 AC 교류 신호를 입력해보았다. 전압 = 5sin(62.8t) w = 62.8 이므로 주파수는 10Hz임을 알 수 있다. 그래프를 보면 알 수 있듯이 전압과 전류는 일정하게 V=IR에 맞게 측정되고 주파수와 위상 변화는 없다는 것을 알 수 있다. 즉, 저항은 DC, AC 신호에 별도의 영향을 주지 않는다.
Zener Breakdown의 주요 원인은 전자의 Tunneling이다. Tunneling이 일어나기 위해서는 d가 매주 좁아야 한다. 이 간격 d를 줄이기 위해서는 p-type과 n-type이 고농도로 도핑되어야 한다. 고농도의 도핑이 이루어진 접합이 역방향으로 바이어스된 경우 에너지 대역은 비교적 낮은 전압에서 서로 엇갈리게 된다. P형쪽 가전자 대역에서 N형쪽 전도대역으로의 전자의 터널링은 N형 영역에서 P형 영역으로의 역전류를 구성하는데, 이것을 제너효과라고 한다.
Avalanche Breakdown Avalanche Breakdown은 일반 PN접합 다이오드에 큰 역전압을 가했을 때 일어난다. 일반적인 다이오드는 약하게 도핑되어 넓은 공핍영역을 가진다. 따라서 본래 역전압에서는 전류가 흐를 수 없다. 하지만 너무 강한 역전압이 다이오드에 공급되면서 전자가 넓은 공핍영역(Depletion Region)을 넘어갈 수 있게 된 것이다. (N영역 -> P영역) 이 Avalanche Breakdown은 "눈사태처럼 전자가 기하급수적으로 불어나는 현상" 을 의미한다. 주요 원인은 "충격이온화 (Impact ionization)" 로 인한 것이다. 가전자에 강한 에너지가 공급되어 자유전자 하나가 생성된다. 이 자유전자는 다른 가전자에 부딪쳐 또 다른 자유전자를 만든다. 그렇게..
에너지 밴드란? 원자핵 주위의 전자가 가질 수 있는 에너지 수준을 에너지 준위라고 한다. 원자들의 거리가 가까워지면 에너지 준위에(Energy Level) 차이가 생긴다. 왜냐하면 거리가 가까워지면서 서로의 에너지 준위에 영향을 미치기 때문이다. 각 원자의 외각에 있는 전자들이 다른 원자의 / 전자의 에너지에 영향을 준다. 그리고 파울리의 배타 원리에 따라 전자들은 동일한 에너지 준위를 가질 수 없다. 거리가 멀면 각각의 에너지 레벨은 하나의 동일한 값이 된다.(그림 참고) 거리가 가까울 때 각각의 에너지 준위가 모여 띠형태를 이루고 이를 에너지 밴드(Energy Band)라고 한다. 에너지 밴드는 원자들의 거리가 일정 수준 이하일 때 생성된다. 에너지 밴드에는 총 세가지가 있다. 이해하기 쉽게 설명을 ..
가전자 vs 자유전자 잔자는 원자핵 주위의 다양한 궤도를 형성하며 돌고 있다. 이때 가장 바깥쪽의 궤도에 돌고 있는 전자를 최외각전자라고 한다. 이들 중 화학 반응에 참여할 수 있는 전자가 바로 가전자이다. 따라서 최외각전자 ≠ 가전자 아래 사진은 실리콘의 원자구조다. 실리콘의 경우에는 최외각전자 수 = 가전자 수 가전자는 원자핵의 영향을 가장 적게 받으므로 충격(열 또는 빛)에 의해 쉽게 이탈할 수 있다. 이때 이탈된 가전자는 자유전자라 한다. 정공, EHP의 생성 위 사진에서 볼 수 있듯이 가전자였던 전자가 에너지를 받아 자유전자가 되었고 그 자유전자가 다른 가전자 자리에 들어가 자리를 바꾼 것을 볼 수 있다. 처음 에너지를 받은 가전자 자리에는 공간이 비게된다. 이때 전자가 있다가 없어진 공간을 정..
안녕하세요 김텤입니다. 오늘은 회로이론을 포스팅해보겠습니다. 이번엔 Nodal analysis, 즉 마디해석법에 대해 공유하고자 합니다. 제가 참고할 자료는 Hayt의 회로이론 9판 (출판사 McGrawHill) 입니다. 마디해석법은 기본적으로 KCL 키르히호프의 전류 법칙을 기본으로 하는데요. 아직 KCL, KVL에 대한 이해가 부족하다면 이 부분을 더 보고 오시는 것을 추천 드립니다. 이번에 해석할 회로 입니다. Chapter4의 예제 4.1인데요. 문제는 '15옴 저항을 통해 왼쪽에서 오른쪽을 흐르는 전류를 구하라' 입니다. 우선 회로를 해석하기 전에 Referece 즉 GND로 잡을 위치를 잡고 Node를 찾아야 합니다. 이 회로는 이렇게 정할 수 있겠는데요. 사실 Referece 지점은 어디를 ..
